新手小牛--组合逻辑集成电路（译码器2）

一、译码器与编码器的关系核心对立考点1.1核心定义编码器多输入 → 少输出将多个信号/符号编码为一组二进制数。译码器少输入 → 多输出是编码器的逆过程将输入的二进制数还原为对应信号/数字/符号。1.2结构对比必考器件输入输出特点端口规律编码器输入多、输出少输出位数n最大输入数 2ⁿ译码器输入少、输出多输入位数n输出端口数 2ⁿ核心特性任意时刻译码器仅有1路输出有效其余全部无效。二、译码器三大分类通用分类2.1二进制译码器最常用输入n位二进制信号输出 2ⁿ 路信号一一对应所有二进制组合。常见型号2输入4输出2线-4线译码器74LS1393输入8输出3线-8线译码器74LS138重中之重4输入16输出4线-16线译码器2.2十进制译码器BCD译码器输入4位二进制BCD码共16种组合输出10路十进制信号对应0~9特性16种组合中仅10种有效剩余6种为无效伪码输出无响应。2.3显示译码器专门搭配数码管、显示屏使用将二进制代码转换为屏幕可识别的显示信号后续课程单独详解。三、经典芯片174LS139双2线-4线译码器3.1芯片简介芯片特性单片集成两路完全独立的2-4译码器性价比高、常用输入2位二进制编码 A1(高位)、A0(低位)控制端1个使能端 $\overline{EI}$低电平有效输出4路输出 $\overline{Y_0}、\overline{Y_1}、\overline{Y_2}、\overline{Y_3}$全部低电平有效 小白知识点引脚/符号带圆圈、变量带横杠 低电平有效无标记 高电平有效。3.2 74LS139完整真值表使能端 $\overline{EI}$输入 A1 A0输出 $\overline{Y_0}$输出 $\overline{Y_1}$输出 $\overline{Y_2}$输出 $\overline{Y_3}$工作状态1高电平× ×任意1111禁止工作全输出无效0低电平0 00111选中Y0其余无效0低电平0 11011选中Y1其余无效0低电平1 01101选中Y2其余无效0低电平1 11110选中Y3其余无效3.3核心规律总结$\overline{EI}1$芯片锁死禁止无论输入是什么所有输出全为1无效$\overline{EI}0$芯片正常译码一组二进制输入唯一对应一路低电平有效输出所有输出默认高电平无效仅被选中通道拉低为0有效。3.4逻辑表达式简化以 $\overline{Y_0}$ 为例低电平有效Y0EI⋅A1⋅A0其余输出同理可通过卡诺图圈0、圈1化简中规模芯片无需死记公式重点掌握功能四、重点必考芯片274LS138 3线-8线译码器数电最常用芯片99%实验、考题都会涉及必须吃透4.1芯片引脚与定义编码输入A2高位、A1、A0低位3位二进制输入输出$\overline{Y_0} \sim \overline{Y_7}$共8路全部低电平有效三级使能控制端核心特色E1高电平有效无圆圈$\overline{E2}$、$\overline{E3}$低电平有效带圆圈/横杠4.2芯片工作唯一条件重中之重芯片正常译码的唯一状态E11$\overline{E2}0$$\overline{E3}0$只要不满足以上条件剩余7种组合芯片全部输出置1禁止工作4.3 74LS138真值表精简版使能条件输入 A2 A1 A0输出状态工作模式不满足 E11、E2E30任意$\overline{Y_0}\sim\overline{Y_7}$ 全1禁止译码无效满足有效使能000$\overline{Y_0}0$其余为1译码有效满足有效使能001$\overline{Y_1}0$其余为1译码有效满足有效使能010$\overline{Y_2}0$其余为1译码有效满足有效使能011$\overline{Y_3}0$其余为1译码有效满足有效使能100$\overline{Y_4}0$其余为1译码有效满足有效使能101$\overline{Y_5}0$其余为1译码有效满足有效使能110$\overline{Y_6}0$其余为1译码有效满足有效使能111$\overline{Y_7}0$其余为1译码有效4.4 138139核心区别芯片型号规格使能端数量适用场景74LS1392-4译码器双路1个简单译码、小规模电路74LS1383-8译码器3个灵活可控扩展级联、时序波形、组合逻辑设计高频五、译码器经典应用输入波形→输出波形分析以74LS138为例实操讲解波形绘制逻辑考试画图必考题型。5.1电路接线条件固定使能E1接高电平(1)、$\overline{E2}$、$\overline{E3}$接地(0)满足基础工作条件可控使能预留控制端D替代使能开关编码输入C(A2高位)、B(A1)、A(A0低位)按二进制000~111循环变化。5.2波形工作逻辑1当D1时芯片禁止工作所有输出Y0~Y7恒定为高电平1无效无论CBA输入如何变化输出无响应。2当D0时芯片正常译码跟随CBA二进制输入单一通道拉低为0有效CBA000 → Y00有效CBA001 → Y10有效CBA010 → Y20有效......CBA111 → Y70有效5.3波形绘制核心规则小白必记使能无效时所有输出保持高电平无波形变化使能有效时跟随输入二进制递增对应输出依次出现低电平脉冲任意时刻最多只有1路输出为低电平有效其余全高电平。六、全篇核心知识点总结考前速记译码器是编码器逆过程少入多出n位输入对应 2ⁿ 路输出分类二进制译码器、十进制BCD译码器、显示译码器74LS139双2-4译码器单使能端、低电平输出有效74LS1383-8译码器重点唯一工作条件E11、E2E30所有译码器通用特性有效工作时同一时刻仅1路输出有效低电平有效芯片无效状态输出全1有效状态单路置0。